Astratto
Quando si tratta della capacità dei circuiti integrati del sistema di gestione della batteria (IC BMS) di resistere alle interferenze elettromagnetiche (EMI), dobbiamo parlare del layout del cablaggio del circuito stampato (PCB) e dei componenti esterni (EC), che svolgono un ruolo chiave . Non dimenticare che anche l'impedenza del circuito integrato BMS stesso è un grosso problema. Infatti, questa impedenza subirà cambiamenti significativi a causa della funzione di bilanciamento della batteria dell'IC BMS. Nello specifico, la maggior parte dei circuiti integrati BMS sul mercato integra la funzione di bilanciamento passivo della batteria, che riduce notevolmente l'impedenza presentata dai circuiti integrati BMS. Lo scopo del nostro studio è comprendere l’impatto dei diversi metodi di bilanciamento passivo della batteria sul livello immunitario dei circuiti integrati BMS. Quindi, abbiamo anche proposto una nuova architettura IC BMS che non solo riduce il numero di componenti esterni, ma massimizza anche l'impatto del bilanciamento passivo della batteria sull'immunità dell'IC, ovvero il livello di iniezione nei test DPI (Direct Power Injection). In questo modo, anche in ambienti rumorosi, l'IC può mantenere misurazioni dell'alta tensione ad alta precisione.
1. Introduzione
Le batterie agli ioni di litio (Li Ion) e i sistemi di gestione delle batterie (BMS) sono stati ampiamente studiati, con l’obiettivo di aprire la strada alla nuova generazione di veicoli elettrici (EV) e veicoli elettrici ibridi (HEV). Ad esempio, un aspetto importante dello sviluppo è la caratterizzazione dell'interferenza elettromagnetica condotta (EMI) dall'inverter, che è una delle fonti di rumore che può causare interferenze al circuito integrato BMS. In questo percorso del rumore, i cavi, il percorso del PCB e i componenti esterni (EC) hanno un impatto significativo sull'immunità del circuito integrato BMS. Gli EC su cui ci si concentra qui sono condensatori ad alta tensione per automobili utilizzati per prevenire le scariche elettrostatiche (ESD). Come mostrato nel lavoro precedente, la configurazione più economica per questi EC è costituita dalle connessioni differenziali tra le batterie. Tuttavia, ciò comporterà un aumento del livello di iniezione a causa dell'introduzione della risonanza all'interno dell'intervallo di frequenza dell'iniezione diretta di potenza (DPI) ([150kHz; 1GHz]), causato dalla rete ladder CL costruita.
In questo caso, il bilanciamento passivo della batteria collegherà il resistore di bilanciamento della batteria e alcuni componenti parassiti in parallelo al condensatore ESD quando attivato, il che potrebbe modificare il livello di attenuazione di queste risonanze. Questo studio considera due metodi di bilanciamento della batteria. Il primo metodo consiste nell'escludere la batteria attualmente misurata dall'IC BMS, cortocircuitare tutte le batterie che possono essere in cortocircuito e quindi estrarre il livello di iniezione della batteria misurata durante il DPI per valutare l'impatto di questo metodo sull'immunità dell'IC. Inoltre, questo studio ha confrontato due architetture che utilizzano questo primo metodo di bilanciamento, con la differenza principale nel numero di batterie che possono essere bilanciate contemporaneamente. Il secondo metodo di bilanciamento consiste nel cortocircuitare la stessa batteria attualmente misurata dall'IC in un'architettura appositamente proposta. Inoltre, grazie al nuovo posizionamento dei resistori di bilanciamento, l'architettura proposta trasforma il condensatore ESD in un filtro, che consente al bilanciamento di ridurre significativamente l'impedenza vista sul lato BMS, abbassando così il livello di iniezione. Inoltre, per valutare l’effetto dell’induttanza parassita, è stato valutato anche l’impatto del bilanciamento della batteria a diverse distanze tra condensatori ESD e circuiti integrati.
Infine, la struttura di questo articolo è la seguente: in primo luogo, viene introdotta la modellazione dell'ambiente IC BMS; In secondo luogo, utilizzando il primo metodo di bilanciamento della batteria, confrontare l'impatto del bilanciamento sul livello di iniezione tra due architetture IC BMS durante il DPI; In terzo luogo, introdurre l'architettura proposta e valutarne l'impatto sul bilanciamento del livello di iniezione durante il DPI utilizzando il secondo metodo di bilanciamento.
2. Modellazione dell'ambiente del circuito integrato BMS
Funzione BMS e test DPI:Lo scopo principale del BMS è garantire il funzionamento ottimale e sicuro delle batterie in ambienti con interferenze elettromagnetiche (EMI) difficili. Alcune delle funzioni principali dell'IC BMS includono la misurazione precisa della tensione della batteria e il bilanciamento passivo della batteria per prevenirne il degrado e ottenere un'estrazione ottimale della potenza dal pacco batteria. Per caratterizzare la capacità dei circuiti integrati di eseguire queste attività in ambienti EMI difficili, sono stati condotti test di iniezione diretta di potenza (DPI) accoppiando una potenza di 30 dBm in modalità comune (CM) a tutti gli ingressi dei circuiti integrati collegati alla batteria.
Configurazione del test DPI e relativi componenti:La Figura 1 mostra la configurazione DPI utilizzata in questo studio, utilizzando un prodotto IC BMS in grado di monitorare fino a 18 batterie. Questa impostazione introduce supercondensatori per costruire pacchi batteria con tensioni superiori a 80 V utilizzando batterie da 12 V e stabilizzare l'impedenza sul lato del pacco batteria. Dalla Figura 1 si può vedere che gli attuali metodi di modellazione si concentrano su elementi come il pacco batteria e cavi da 30 cm su ciascun lato del PCB, supercondensatori, connettori, cablaggio PCB sulla scheda del supercondensatore e sulla scheda IC BMS, componenti esterni (EC ) sulla scheda IC del BMS e l'impedenza presentata dal BMS stesso.
Modellazione dell'ambiente IC BMS:Dalla Figura 2, l'ingresso del circuito integrato BMS è modellato dal condensatore C {L} (30pF) che rappresenta l'interruttore di bilanciamento passivo interno della batteria, con resistenza di accensione Ron=0,25 Ω. Il condensatore C {d} (47nF) utilizzato per scopi ESD è l'EC di interesse, che adotta la configurazione più economica. Il modello include anche la resistenza parassita e l'induttanza di C {d} (la resistenza parassita R {d} assume valori a frequenze di 100 MHz e superiori), considerando il comportamento parassita del condensatore iniettato C {i} (330 pF). A causa della presenza di valori relativamente elevati di capacità C {d}, l'effetto della capacità del percorso del cavo e del PCB non è stato considerato. La batteria è modellata utilizzando una sorgente di tensione ideale perché il pacco batteria e i cavi sono cortocircuitati da supercondensatori. Tutti i parametri delle 18 batterie nella Figura 2 sono simili, ignorando la mancata corrispondenza nella distanza tra ciascuna batteria e il pin IC. Questo modello è efficace nella gamma di [150kHz, 200MHz].
Pin IC e situazione relativa all'architettura:Nell'Architettura 1, è presente un pin C {Bx} utilizzato per la misurazione della tensione della batteria e il bilanciamento passivo della batteria, nonché un pin C {Tx} utilizzato solo per la misurazione della tensione di ridondanza della batteria. La misurazione attraverso il pin C {Tx} viene eseguita da un convertitore analogico-digitale a tempo discreto (DT ADC), pertanto è necessario un filtro anti aliasing (AAF, ovvero R {f} e C {f}); La misurazione attraverso il pin C {Bx} viene eseguita da un convertitore analogico-digitale a tempo continuo (CT ADC) senza la necessità di AAF. La sezione successiva introdurrà l'Architettura 2 e il primo metodo di bilanciamento utilizzato in questo studio per migliorare l'immunità dell'IC BMS. Confronterà inoltre l'attenuazione del livello di iniezione apportato dal primo metodo di bilanciamento passivo della batteria tra Architettura 1 e Architettura 2. Inoltre, questo studio presuppone che l'attivazione dell'equilibrio della batteria duri diverse centinaia di microsecondi, che è sufficiente per la misurazione della tensione della batteria interessata , e quindi non avrà un impatto significativo sullo stato di carica della batteria di equilibrio.
3. Differenze nell'architettura dei circuiti integrati BMS, problemi di risonanza e impatto del primo metodo di bilanciamento
Differenze architettoniche e fenomeni di risonanza:La disposizione dei pin dei circuiti integrati BMS, il numero e il tipo di convertitori analogico-digitali (ADC) utilizzati e altri aspetti architettonici influiscono direttamente sui componenti esterni. Nell'Architettura 1 (Figura 2), ad eccezione di C_{B0} e C_{B19}, ciascun pin C_{Bx} è condiviso da due batterie. A causa della necessità di impostare R_ {b} su ciascuna traccia PCB che porta al pin C{{10}}{Bx} nei test DPI per limitare la conversione dalla modalità comune (CM) alla modalità differenziale (DM), le batterie adiacenti non possono essere bilanciate simultaneamente e le batterie pari e dispari devono essere bilanciate in periodi diversi. L'architettura 2 (Figura 3) dispone di un pin C {Bx \ _ H} aggiuntivo che può bilanciare le batterie adiacenti contemporaneamente, ma aumenterà le dimensioni del chip, il numero di pin e i componenti esterni (R {b}). La rete trapezoidale CL composta da L_ {T} (L_ {u}+L_ {0}+L_ {a}) e C_d} genererà risonanze multiple, che hanno frequenze relativamente basse (sotto i 10 MHz). Nelle applicazioni pratiche, il cavo che collega l'IC BMS e il pacco batteria può raggiungere i 2 metri, il che abbasserà la frequenza di risonanza e aumenterà il fattore di qualità. Sebbene R_ {T} (R_ {u}+R_ {0}+R_ {a}) possa attenuare la risonanza in una certa misura, l'effetto è insufficiente.
Il primo metodo di bilanciamento e il suo impatto sul livello di iniezione:Il primo metodo di bilanciamento considerato in questo studio consiste nell'estrarre la tensione da picco a picco della prima batteria (C_{L1}) nella simulazione DPI mentre si bilanciano le altre batterie. Per l'architettura 1, solo le batterie con numero dispari (esclusa la batteria 1) sono bilanciate, poiché il bilanciamento delle batterie con numero pari (a partire dalla batteria 2) altererebbe la corrente continua (CC) della batteria 1, il che non è in linea con gli scenari di misurazione effettivi. Per l'architettura 2, tutte le batterie tranne la batteria 1 possono essere bilanciate. Valutare conducendo simulazioni transitorie nell'ambiente delle spezie (fornendo sufficiente stabilità di periodo al segnale, estraendo la tensione media da picco a picco del periodo specifico e prendendo punti sufficienti nell'intervallo di [150kHz; 200MHz]). I risultati hanno mostrato che l’equalizzazione passiva della batteria ha ridotto l’ampiezza della risonanza come previsto alle basse frequenze, ma ha aumentato il livello di iniezione alle alte frequenze (circa 150 MHz). L'architettura 2 ha un impatto maggiore sul livello di iniezione grazie al bilanciamento della batteria alle basse frequenze, poiché può bilanciare più batterie contemporaneamente e introdurre più smorzamento; Alle alte frequenze, il suo livello di iniezione intrinseco è inferiore a quello dell'architettura 1 e, dopo aver attivato il bilanciamento della batteria, si nota solo un leggero miglioramento alle alte frequenze. Inoltre, esiste un compromesso tra il valore del resistore di bilanciamento della batteria $R_ {b} $e il livello di iniezione. La riduzione di R_ {b} migliorerà l'attenuazione della risonanza a bassa frequenza ma indebolirà l'attenuazione della risonanza ad alta frequenza, mentre l'aumento di R_ {b} avrà l'effetto opposto.
4. Analisi del Secondo Metodo dell'Equilibrio e Proposta di una Nuova Architettura
Analizzare scenari ideali e strategie di miglioramento:Per valutare l'impatto del bilanciamento della batteria sulla risonanza a bassa frequenza, analizzare uno scenario ideale e semplificato (simile all'architettura 1 ma semplificato). A frequenze inferiori a 5 MHz, i supercondensatori possono essere considerati cortocircuiti a causa del loro elevato valore di capacità (10F) e dei parametri parassiti (resistenza in serie equivalente ESR, induttanza in serie equivalente ESL) che sono bassi in questo intervallo; Quando si considera la risonanza a bassa frequenza, C {L} può essere ignorato; L'adozione di una semplice rete trapezoidale senza carico esterno è conveniente per l'analisi. Per l'impedenza totale in questo scenario (Formula 1), la frequenza di risonanza è stata calcolata utilizzando un'espressione specifica (Formula 2). Si è riscontrato che con i parametri indicati, il discriminante della Formula 2 è negativo, con due radici immaginarie, e la parte reale riflette l'attenuazione della risonanza (stato pseudo periodico, Formula 3). Per lo scenario di implementazione semplificato del bilanciamento della batteria nella Figura 7b, è stato calcolato il polinomio di risonanza (Formula 4). Si è riscontrato che riducendo il più possibile la resistenza R è possibile rendere positive le espressioni più discriminanti dell'indice di risonanza, attenuando significativamente la frequenza di risonanza, ma alcune risonanze sono ancora in uno stato pseudo periodico. Il fattore di attenuazione (Formula 5) indica che se R è sufficientemente basso, il bilanciamento della batteria può influenzare significativamente il livello di iniezione. Sebbene l'aumento della resistenza possa migliorare R_ {T}, non è fattibile per le architetture 1 e 2 perché ridurrà la precisione di misurazione del pin C_ {Tx} durante il bilanciamento della batteria.
Proporre una nuova architettura e una valutazione delle prestazioni:Proporre una nuova architettura in cui la misurazione del pin C {Tx} utilizza un convertitore analogico-digitale a tempo continuo (CT ADC) senza la necessità di filtri anti aliasing (AAF, ovvero R {f} e C {f}) , la misurazione del pin C {Bx} utilizza un convertitore analogico-digitale a tempo discreto (DT ADC) e il resistore di bilanciamento R {b} viene spostato prima del condensatore ESD C {d}, risparmiando componenti e migliorando i bassi risonanza di frequenza attenuazione. Per evitare errori di misurazione durante il bilanciamento della batteria, la misurazione di C {Tx} viene eseguita prima di R {b}. Il secondo metodo di bilanciamento bilancia la batteria da misurare (come la cella x, Figura 8) per ridurre il livello di iniezione del pin C {Tx}. La nuova architettura massimizza l'impatto del bilanciamento della batteria sul livello di iniezione DPI posizionando R {b} prima di C {d} e avvicinando C {d} all'IC. I risultati della simulazione mostrano che la nuova architettura ha un livello di iniezione intrinseco inferiore rispetto alla vecchia architettura quando il bilanciamento della batteria non è attivato (Figura 5) e si può ottenere un'attenuazione significativa quando C {d} è posizionato a una distanza ragionevole dal circuito integrato ( 00,5 cm o 1 cm) (Figura 9). Tuttavia, nella nuova architettura è presente un compromesso in termini di prestazioni ESD. Nelle architetture 1 e 2, quando si verifica un evento ESD, C {d} fornisce un percorso di terra a bassa impedenza per il pin, mentre nella nuova architettura, R {b} comporta un rischio di alta tensione per il pin C {Tx}. Pertanto, R {b} deve scegliere un valore appropriato o posizionare un dispositivo di bloccaggio interno su C {Tx} per alleviare il problema. Il lavoro futuro si concentrerà sul miglioramento delle prestazioni ESD della nuova architettura.
5. Riepilogo
Questo studio propone un modello di circuito integrato del sistema di gestione della batteria (BMS IC) per la simulazione pratica dell'iniezione diretta di potenza (DPI), propone il primo metodo di bilanciamento della batteria per ridurre il livello di iniezione durante il DPI e confronta le prestazioni di due architetture con questo metodo. Stabilendo un semplice modello di analisi, esplorando l'impatto del bilanciamento della batteria sul livello di attenuazione della risonanza a bassa frequenza e determinando strategie per ridurre l'accoppiamento del rumore importante a bassa frequenza. Proporre una nuova architettura che riduca il numero di componenti esterni e i livelli di iniezione, rendendo il bilanciamento della batteria più importante per l’immunità dei circuiti integrati.
La nuova architettura presenta dei compromessi relativi alle prestazioni relative alle scariche elettrostatiche (ESD). Il lavoro futuro si concentrerà sulla valutazione delle prestazioni ESD della nuova architettura e sull'esplorazione di possibili misure di miglioramento senza aumentare eccessivamente il numero di componenti esterni, al fine di ottimizzare le prestazioni complessive della nuova architettura, applicarla meglio a sistemi pratici di gestione delle batterie, migliorare la le prestazioni del sistema in termini di compatibilità elettromagnetica, garantiscono il funzionamento stabile del sistema di gestione della batteria in ambienti elettromagnetici complessi e bilanciano costi e prestazioni.